EN
サブ7nmフォトリソグラフィーおよびEUVデバイスにおける熱安定性の精微な要点
7nm未満の半導体構造を製造するには、事実上達成が極めて困難なレベルの熱変動を制御・管理できる必要があります。極端紫外線（EUV）リソグラフィシステムは、±0.01°Cという極めて狭い温度範囲内で安定して動作させる必要があります。これは、プール全体の温度を±0.0005°Cという精度で制御することに相当します。極めて微小な寸法では、温度変化によってレンズ材料およびウエハーステージが熱膨張・収縮し、その結果（a）所定のレイアウトからのずれ（微細なパターンを露光するために必要な、極めて高精度な光路）および（b）光路の崩壊が生じます。このような課題は、浸漬型リソグラフィにおいても同様に発生します。わずか0.1°Cの温度変化でも、流体の屈折率に変動を引き起こし、さらにパターンの焦点位置がずれる（デフォーカス状態になる）原因となります。これは、出力密度が500kW/m²を超える新しいEUV電源モジュールに関して、厳しくかつ実際には最も重要な考慮事項です。熱が極めて高い精度で安定しない場合、ナノメートルスケールの製造という主目的は達成されるものの、欠陥を有する電子部品が生産されることになります。
半導体製造におけるチラー起因の熱ドリフトがオーバーレイ精度に与える技術的影響
半導体製造におけるチラー系は、シリコンの複数層をどれだけ高精度に位置合わせできるかを示す指標であるオーバーレイ精度に特有の影響を及ぼします。これらのチラーの温度はウエハーに影響を与え、チラーの温度が1℃変化するごとにシリコンウエハーが最大2.6μm／mの割合で膨張します。300 mm径のウエハーでは、この膨張により最大3 nmの位置ずれ（オフセット）が生じ得ます。先進的な5 nmチップ製造プロセスでは、ウエハー層間の位置ずれ許容値はわずか1.7 nmに過ぎません。また、熱ドリフトが露光装置のリソグラフィステージに与える影響にも注目が必要です。エンジニアによれば、このようなドリフトは露光装置の「機械的クリープ（徐変）」を引き起こし、本来仮想的に微小な位置決め誤差を、使用に伴って次第に大きくしていく効果があります。
層の位置ずれが発生すると、短絡や回路内のギャップなど、重大な問題を引き起こす可能性があります。このような欠陥により、メーカーは毎時約74万ドル（Ponemon Institute、2023年）の損失を被っています。最新式の高機能チラーはスマートな負荷管理機能を備えており、温度安定性を±0.005℃以内に維持できます。これにより、良品率向上に不可欠な±0.15nmという極めて厳しい精度で半導体を製造することが可能になります。
半導体用クリーンルームおよび流体純度の基準
流体経路の完全性と粒子制御
半導体製造工場の冷却システムで使用されるチラーは、極端紫外線リソグラフィ（EUV）およびその他の製造工程に影響を及ぼさないよう、ISOクラス1～4の基準を満たす必要があります。0.1マイクロメートルを超える空中浮遊汚染物質は、5ナノメートル未満の極めて微細なウエハーへの精密パターン形成において問題を引き起こします。最新のチラー装置は、完全密閉型の冷媒配管を採用し、外科手術器具と同様の高品位ステンレス鋼で構成されており、汚染を最小限に抑えています。また、これらのチラーには、高度な分子汚染フィルターおよびHEPAフィルターが装備されており、正圧差および空中浮遊汚染物質濃度を、0.1マイクロメートルサイズで1立方メートルあたり1個未満に保つことができます。このような厳格な対策により、ASML社のリソグラフィ装置の光学系が汚染物質による劣化を受けることが防がれています。ウエハーの欠陥発生率は、1平方センチメートルあたり0.01個未満に制御されています。これらの装置は200万ドル以上する高価な設備であり、光学系への堆積物の付着に対して極めて感度が高いです。
耐腐食性材料の選定および脱イオン水の規格適合（≥18.2 MΩ·cm）
半導体ファブ用冷却チラーは、全熱伝達ポイントで抵抗率が18.2 MΩ·cmを超える超純水（UPW）システムを提供する必要があります（すなわち、イオン性不純物が99.999999％以上除去されている状態）。標準的な産業用チラーでは、銅－ニッケル合金における電気化学的腐食（グラバニック腐食）により冷却液ループに金属が溶出するため、この用途には使用できません。そのため、次世代ソリューションは以下の設計で実現されています。
- 電解研磨済みの316L／904Lステンレス鋼製流体回路。
- 鉄酸化物を剥離しないパッシベーション層。
- 熱サイクルに耐える非金属（Kalrez® FFKM）シール。
このような設計により、ウェーハの曇り（ハジング）を引き起こす抵抗率の低下（<18.0 MΩ·cm）を防止します。この欠陥1件あたりの損失額は74万米ドル（SEMIベンチマークレポート『先端ノード製造における歩留まり低下要因』、2023年）。医薬品グレードのシステムと比較して、半導体用チラーはまた、HFなどのエッチング化学品が機器インターフェースを介して浸透することにも耐えられる必要があります。
信頼性の高い半導体ファブ用冷却チラーを活用した設備寿命延長および歩留まり向上
歩留まり損失の評価：±0.3°Cの温度制御誤差とその欠陥発生との関連性（SEMI F47）
半導体ファブを一定温度に保つ理由は多数存在し、その一例として欠陥濃度の低減が挙げられます。欠陥は「キラー欠陥」と呼ばれ、半導体業界の欠陥管理戦略（SEMI F47（案））によれば、これらの欠陥を排除することが極めて重要な目標です。ファブがSEMI F47基準を満たさない場合、キラー欠陥により100枚のウエハーあたり1.5～3％分のチップが不良品となり、歩留まりが低下します。こうした無駄になるシリコンはファブにとって大きな金銭的損失ですが、実際には熱条件の変動がもたらす真のコストは、設備の摩耗およびそれに伴う保守コストの増加にあります。極端紫外線（EUV）レーザーやエッチングチャンバーなどの設備は、特に熱サイクルに対して敏感であり、「熱疲労」と呼ばれる現象を引き起こしやすく、その結果、保守コストおよびダウンタイムが18％増加します。
そのため、現代の製造工場では、温度を±0.05℃の範囲内に維持できる冷却システムに多額の投資を行っています。このような高精度な温度管理により、故障が防止され、数百万ドル相当の設備が保護され、工場管理者が健全な利益を確保するために必要とする安定した生産水準が実現されます。
動的プロセス負荷への最適サイズ選定および産業用チラーのカスタマイズ
半導体製造施設を冷却する際には、熱的要件が異なります。冷凍水冷却システムは、適切な規模に設計され、あるいはカスタマイズされる必要があります。そうでなければ、さまざまな問題が生じてしまいます。過大な冷凍機は、オン・オフを頻繁に繰り返し、長期的には電力を浪費し、起動・停止を過度に繰り返すことで部品が劣化・焼損します。一方、過小な冷凍機では、負荷が急増した際に、厳密に維持すべき±0.3℃という許容範囲内での温度制御ができず、製造中の重要チップの温度が変動します。ご存知の通り、温度は品質を左右する主要な要因です。これを防ぐため、カスタム設計された冷却システムとスマートPID制御技術を用いて、状況の変化に応じて冷却能力をリアルタイムで調整します。さらに、スマートPID制御と特殊な相変化材料（PCM）を熱衝撃吸収材として組み合わせることで、エンジニアは欠陥発生の最小化とエネルギー節約の両立を実現する最適なソリューションを手に入れています。顧客からは、標準的な定容量冷凍機と比較して25～30％のエネルギーコスト削減効果が確認されています。
よくある質問
なぜ半導体製造において熱的安定性が不可欠なのでしょうか？
半導体製造において温度の安定性は不可欠です。温度変動が生じると、半導体製造プロセスの精度が損なわれ、不良品や機能不全の部品が発生するためです。
チャイラーによる熱ドリフトの影響とは何ですか？
チャイラーによる熱ドリフトは、シリコン層の位置ずれを引き起こす可能性があります。その結果、シリコン短絡欠陥が生じ、生産遅延に伴う製造コストの増加を招くことがあります。
最新式のチャイラーは、クリーンルームおよび流体純度基準の達成をどのような方法で支援しますか？
最新式のチャイラーは、密閉型冷媒通路および腐食防止材を採用することで、汚染を許さず、チップの品質を保つことで、クリーンルーム基準の達成を支援します。